技术咨询
留言反馈
引言
可靠性测试就是为了评估产品在规定的寿命期间内，在预期的使用、运输或储存等所有环境下，保持功能可靠性而进行的活动。是将产品暴露在自然的或人工的环境条件下经受其作用，以评价产品在实际使用、运输和储存的环境条件下的性能，并分析研究环境因素的影响程度及其作用机理。通过使用各种环境试验设备模拟气候环境中的高温、低温、高温高湿以及温度变化等情况，加速反应产品在使用环境中的状况，来验证其是否达到在研发、设计、制造中预期的质量目标，从而对产品整体进行评估，以确定产品可靠性寿命。
本文总结了四种集成电路的基础可靠性测试的特点与失效依据等，这四种分别是HCI热载流子注入效应、TDDB与时间有关栅介质击穿、EM金属互联线电迁移、NBTI负偏温度不稳定性。
1.HCI热载流子注入效应
原理：热载流子是指其能量比费米能级大几个kT以上的载流子，这些载流子与晶格不处于热平衡状态。热载流子通过声子发射把能量传递给晶格，这会造成Si/SiO2界面处能键的断裂，同时热载流子会注入SiO2中被俘获。这两种会产生氧化层电荷和界面态，使氧化层电荷增加或不稳定。这会影响沟道载流子的迁移率和有效沟道势能，这就是热载流子注入效应。
测试结构：MOSFET单管，沟道长度为CMOS工艺的特征值，源、栅、漏极和衬底单独引出
测试原则：选择最小几何尺寸的器件，宽度可根据需要进行选择，确定最坏的偏置应力，选择适当的器件参数测量器件的退化程度，选择适当加速模型推算正常工作条件下寿命。
关联参数：阈值电压、跨导、线性区漏极电流，饱和区漏极电流。
应力与顺序：Vbs衬源电压、Vbb额定衬底电压、Vgs栅源电压、Vds漏源电压。
测试方法：
1.进行初始特性测量。
2.确定漏极应力电压（应小于击穿电压90%）。
3.确定栅极应力电压。
4.选择新器件开始初始特性测量。
5.栅、漏施加应力电压，进行应力循环，测试并记录Gm（max）、Ids（sat）、Vth（ext）或Vth（ci）。
6.进行比较，未失效则增加应力时间，重新进行应力循环，直至失效停止实验计算寿命。
失效依据：Ids（sat）退化10%，Vth变化50mV到100mV，Gm（max）退化10%
注意事项：
1.探针接触不良会引起串联高电阻或者器件短路导致电源供电补偿极限都会引起偏差。必须确定mosfet栅极没有短路点，短路会使电流流过多晶硅栅，从而把电压显著拉低。
2.每个应力周期后必须尽快测量参数，然后立即进行后续过程。防止有些工艺过程在应力偏压撤销后空间参数复原。
3.当器件参数退化达到应力结束的标准值时，越过失效时间继续施加应力能保证如果退化噪声过大，数据仍有一个可靠的范围。4.测试时必须保证测试的器件是未受过应力的器件，测试器件使用的偏压不应超过期间的技术规范或Datesheet。
2.TDDB与时间有关栅介质击穿
原理;当足够多的电荷注入氧化层时，会发生氧化层介质的击穿，这种击穿可以通过在介质层上施加电流或加一个高电场出现。此时由于电荷的注入会使器件产生结构变化如界面态、陷阱，最终导致氧化层有一条低电阻通路，在介质层上产生不可恢复的漏电。
TDDB指的是施加的电场低于介质的本征击穿场强，并未引起介质的本征击穿，但经过一段时间后仍发生击穿。这是由于施加电应力过程中介质膜产生并积累了缺陷（陷阱），当陷阱在介质膜中形成导电通道，短接介质膜的正负极时，介质膜失效，这就是TDDB效应。
测试结构：大面积的MOS电容 （可采用多个小mos电容相并联的方式测）
测试原则：恒定电压下的栅氧化层，电场与时间的关系有两种，为1/E模型或E模型，由于E模型推算出的寿命要少一些，一般采用E模型，当氧化层的厚度大于2nm，小于5nm时采用栅电压模型：
关联参数：氧化层电流
应力：不同温度（如果只测一个温度则选择器件最高工作温度）、不同恒定电压Vgs（使用三组，且电压应力应大于器件工作电压）。
测试方法：
1.测量工作应力下的漏电流
2.确定正常后加上温度、电压应力
3.泄露电流测量
4.漏电流超过失效标准
5.超过设置时间的最大值
6.得出寿命
失效依据：应力条件下漏电流变化，当氧化层电流急剧增大2~10倍或以上，发生不可逆的击穿失效，相邻两个测量点的电流变化＞20%。
注意事项：
1.静电对TDDB的寿命有显著影响，在整个实验过程中要做好静电防护。
2.在高温实验时，应力电压要逐步增加到设定值防止瞬间被击穿。
3.应力试验后对失效样品用工作电压进行测量，如果电流仍然很大则为致命失效。
4.不论软硬击穿，统计时采用第一次击穿作为击穿时间。
3. EM金属互连线的电迁移
原理：置于电场中的导体通常只发生电子的漂移，形成电流。如果电场（电流）足够大，使得导体内的离子发生定向移动造成质量输运，就叫电迁移EM效应。在集成电路中往往是金属互连线通过超出正常电流密度的10~100倍的电流，EM现象会显著表现出来。（铝往往更容易发生）
测试结构：由CMOS工艺制造特定条宽与长度的金属条（连接孔），采用开尔文四段结构进行电连接。
测试原则：金属测试线应符合ASTM文件F1259-96中对电迁移实验结构的要求，95%的线长上具有均匀的横截面积。
关联参数：R金属互连线、R通孔/接触孔。
应力：恒定温度、恒定电流
测试方法：
1.选择测试结构
2.初始电阻值测量
3.正常则确定应力电流
4.确定温度
5.进行应力实验
6.记录阻值变化，材料是否失效
7.失效则停止实验
失效依据：电阻值相较于初始增大20%，认为失效。
注意事项：
1.测试时，测试时间间隔应小于失效时间。
2.试验样品小于50%
3.如果样本数≤24，则需要失效样品≥12
4.先分析失效机理。
3. NBTI负偏置温度不稳定性
原理：NBTI是PMOSFET沟道反型时的磨损机理，在高温和负偏置下，PMOSFET的沟道反型，在Si/SiO2界面处的Si化合物的电化学反应产生施主型界面态和正的固定电荷，导致器件参数的退化。此化学反应依赖于栅氧的电场与沟道温度产生。退化主要体现在驱动电流和跨导的下降、亚阈斜率不断增大、阈值电压的漂移。
测试结构：PMOSFET单管
测试原则：须在最高工作温度下使用，温度稳定在±2℃，应力循环中测量时间应尽可能短。
关联参数：Vth、Gm、驱动电路，亚阈斜率
应力：Vgs（负偏）、温度（最高工作温度，如有需要可适当大于）
测试方法：
1.斜坡电压击穿测试，确定负栅偏置应力，|Vds（max）|＜|Vgs|＜|1.5Vds（max）|
2.在最高工作温度下稳定，稳定后施加应力。
3.在相应时间点冷却至室温测试并记录Vth
4.Vth值变化超过失效标准
5.结束实验
失效依据：阈值电压漂移50mV/100mV，活着的跨导值退化达到10%。
注意事项：
1.125摄氏度以下，Vth漂移多数为NBTI与HCI耦合效应，此时的漂移是它们共同作用。125℃以上，NBTI为器件退化主要因素。
2.当器件退化过程过慢，失效时间非常长，可设置时间节点保证项目进度。到时间节点仍未失效，应中断实验，采取数学处理方法推算失效时间。
3.在施加应力时，源、漏、衬底都接地，避免过量FN隧穿效应。
在新一代半导体应用中可靠性的测试也会产生相应的变化，这也是由于材质和特性的变化导致的。可靠性永远是跟材料、工艺和环境有关的关键指标，把握这些要素再加上电、磁的条件或依据就是颠扑不破的定理。
